Como su nombre lo indica, un comparador recibe dos señales digitales A y B (de n bits) en su entrada y produce una señal de salida de acuerdo a tres condiciones: A=B, AB. Para esto hace uso de tres banderas en la salida cada una correspondiente a una de las tres condiciones citadas. Supongamos que tenemos un comparador de dos bits con las señales A y B en la entrada y tres banderas, digamos P, Q y R, con las siguientes condiciones:
P se activa ( 1 lógico) cuando A
P(A,B)=A’B.
Q se activa ( 1 lógico) cuando A=B mientras que P y R están en cero (0) lógico.
Q(A,B)=A’B’+AB.
R se activa ( 1 lógico) cuando A>B mientras que P y Q están en cero (0) lógico.
R(A,B)= AB’.
Aquí juega un papel importante la comprensión del Algebra booleana para lo cual se deben consultar libros especializados en el tema.
Supongamos que deseamos diseñar un comparador de dos bits, con las entradas y salidas ya estudiadas. Primero debemos diseñar la tabla de verdad de acuerdo a las reglas mencionadas anteriormente:
De esta forma sabemos las salidas que producen las diferentes combinaciones en las entradas. Ahora pasamos a diseñar el circuito lógico más adecuado, haciendo uso de las compuertas estudiadas.
El circuito quedaría como lo muestran las siguientes figuras, para las diferentes entradas:
CONDICION : A=0, B=0
CONDICION: A=0, B=1:
CONDICION: A=1, B=0:
CONDICION: A=1, B=1:
Para diseñar un comparador de n bits basta con realizar las combinaciones necesarias en las entradas, diseñar las salidas para que indiquen la condición de entrada y tener en cuenta que cada 4 bits representa un número en hexadecimal.